MathWorks Simulink Verification and Validation - новые возможности тестирования и проверки проектных моделей
Пакет Simulink Verification and Validation позволяет проектировщикам эффективно использовать подход модельного проектирования (Model-Based Design). Формальное тестирование систем и алгоритмов их работы на этапах моделирования и имитационных испытаний помогает найти ошибки раньше, что существенно удешевляет и облегчает исправление таких ошибок.
Пакет Simulink Verification and Validation помогает быстро связать требования технического задания со сценариями проектирования и тестирования систем, а также провести анализ покрытия требований на модели в среде Simulink. Теперь инженеры могут быть уверены, что неадекватные требования, ненужные детали и дефекты проектирования будут обнаружены уже на уровне модели. Эта возможность приобретает особую важность с учетом постоянного роста сложности проектов и ростом требований к формализации тестирования и документирования.
Также пакет Simulink Verification and Validation предлагает конструкторам возможность связать проектные требования с системами формального управления требованиями, такими, как Telelogic DOORS, или с документами Microsoft Word, Microsoft Excel и HTML. После такого связывания можно переходить от требований к модели и обратно. Кроме того, пользователи могут формировать отчеты о выполнении требований или выводить список еще не протестированных элементов проекта. Такие отчеты содержат стандартизованные метрики, включая метрику покрытия изменений в условиях/решениях MC/DC (modified condition/decision coverage) стандарта RTCA/DO-178B. Механизм формирования отчетов полностью интегрирован со средой Simulink. Также можно просматривать метрики внутри модели, что позволяет быстро проанализировать все пропущенные элементы модели и перейти к соответствующим требованиям.
Кроме функций конструирования и тестирования моделей на основе технических требований, пакет Simulink Verification and Validation позволяет проводить процедуры верификации проекта на всем протяжении процесса разработки. Используя утилиту Real-Time Workshop Embedded Coder, инженеры могут включить описания требований в виде комментариев в коде встроенных программ, сгенерированном из протестированной и утвержденной модели. Так можно обеспечить полное отслеживание цепочки реализации требований в коде модели и автоматизировать анализ таких цепочек при разработке программных решений с высокой степенью интеграции.
Пакет Simulink Verification and Validation распространяется в версиях для платформ Microsoft Windows, UNIX/Linux и Macintosh.
Если у вас возникли дополнительные вопросы - свяжитесь с менеджером отдела продаж Борисом Манзоном по (095) 232-0023 или e-mail: BorisM@softline.ru
